第三节测试 互连线的信号完整性问题【含答案】 数字超大规模集成电路设计

(1)多选题

下列情形中会使得存在电容串扰时受害信号线受到更大干扰的是_____

A  耦合电容更大

B  干扰信号摆幅大

C  受害信号线是低阻抗节点(被低的驱动电阻驱动)

D  干扰信号翻转速度快

(2)判断题

串扰对于数字电路来讲最大的危害是引起了信号延时的大幅波动,增加了电路延时的不确定性。

(3)判断题

IR drop它会引起电路电源电压的波动

(4)判断题

L di/dt效应主要由各个引脚的封装引线上的寄生电感引起。

(5)单选题

下述做法合理吗?在高速芯片设计中往往会加大时钟信号线和周围导线之间的间距,以减小由于串扰造成的时钟信号抖动

A  合理有效

B  不合理,这样做不能减轻信号抖动

(6)单选题

芯片中通常把电源线和地线布线成纵横交错的网格状,以降低IR drop,其原理是()

A  可以减小各处电路的电源/地线上的寄生电阻

B  可以减小流过电源/地线上的电流

C  可以使得芯片各处的电源/地线上的寄生电阻相等

D  增大导线的对地电容,滤除电压的波动

(7)多选题

增加去耦电容可以抑制Ldi/dt效应,那么芯片内部去耦电容正确的放置方式是()

A  在芯片当中的任一位置上放置一个电容

B  靠近大的驱动器的地方应该放置去耦电容

C  电源线下方应该放置去耦电容

D  尽量远离要稳定的电源电压的电路

获取标准答案请阅读全文

未经允许不得转载!第三节测试 互连线的信号完整性问题【含答案】 数字超大规模集成电路设计