判断题:数字系统中的时序约束只是关于电路中事件发生先后顺序的约束。
(2)多选题下列关于数字大规模集成电路中时钟信号的分布网络的设计目标的表述正确的是()
A 尽量使得芯片各处的时钟信号同时翻转
B 时钟信号的边沿陡直
C 减小时钟信号延时
D 用尽量少的线把所有寄存器时钟引脚连在一起就可以
获取标准答案请阅读全文
未经允许不得转载!第一节测试 同步时序逻辑的时钟【含答案】 数字超大规模集成电路设计
判断题:数字系统中的时序约束只是关于电路中事件发生先后顺序的约束。
(2)多选题下列关于数字大规模集成电路中时钟信号的分布网络的设计目标的表述正确的是()
A 尽量使得芯片各处的时钟信号同时翻转
B 时钟信号的边沿陡直
C 减小时钟信号延时
D 用尽量少的线把所有寄存器时钟引脚连在一起就可以
获取标准答案请阅读全文
未经允许不得转载!第一节测试 同步时序逻辑的时钟【含答案】 数字超大规模集成电路设计